המכללה האקדמית להנדסה בראודה בכרמיאל

דוח מסכם בקורס תכנות מעבדי 31561 DSP

P2 – VCO Filtering

שמות המגישים:

בר יוחאי אברהם

אופק פליישמן

שם המנחה:

יצחק קרוין

תאריך הגשה:

25.1.2026

מחלקה:

הנדסת חשמל ואלקטרוניקה

המכללה האקדמית להנדסה בראודה בכרמיאל

תוכן

דרישות הפרויקט: 3
פרשנות שלנו: 3
משאבים ורפרנסים (Resources & References) 4
שיקולי תכן תוכנה (Software design considerations) 5
דיאגרמת בלוקים של התוכנה (S/W block diagram) 6
תרשים זרימה(S/W flowchart) 6
הגדרות מערכת ההפעלה (All SYS/BIOS windows) 7
תכנון מסננים במטלאב (MATLAB Filter Designer) 10
מסנן FIR (סדר 64, Equiripple): 10
מסנן IIR (סדר 6, Elliptic): 10
בדיקת ביצועים והשוואה למטלאב (Actual Frequency Response) 11
בעיות וקשיים (Problems and difficulties) 17
סיכום הפרויקט(Conclusion) 18

המכללה האקדמית להנדסה בראודה בכרמיאל

דרישות הפרויקט:

P2 –VCO Filtering

Design Voltage Control Oscillator to test BP float FIR and IIR Filters

- Band Limit Frequencies: **F_{fir}=1.5KHz - 2.5KHz; F_{iir} = 3.5K- 4.5KHz;**
- Use **FIR N=64** (taps/coefficients); **Equiripple**; Wstop=-60dB; Transition Band=0.5KHz
- Use IIR **6'th order Elliptic** Bilinear Direct Form II ; Astop=60dB
- Toggle FIR/IIR filters each **12 seconds**, use CLOCK Module.
- **f_{Sample}**= 12.5KHz; Use Timer to sample Input.
- Continue sampling the created input buffer repeatedly. Check Real time compliance!
- To test the filters, generate **sweep sinus** input in assistance of VCO generator as follows:
  - while **f=kv;** k=5000; **v** is **Sawtooth** 0.1≤ $v_{AMPLITUDE}$ ≤ 1
  - The **sawtooth sweep time** are 3s and 6 Seconds toggle by CLOCK Module each 12sec
- Display Dual time graph of filter display output vs. input – use 2000 words buffer
- Display FFT Magnitude graph of the input and output - include it in the report
- Display Execution Graph and Threads Load Graph - includes it in the report
- Use project "UIA_StopMode_Template" – see in moodle

פרשנות שלנו:

המערכת הממומשת מהווה פלטפורמת בדיקה דינמית לעיבוד אותות בזמן אמת, המבוססת על אות מעורר (Stimulus) בעל תדר משתנה. ליבת המערכת כוללת מחולל VCO המייצר אות סינוס שתדרו נשלט לינארית על ידי אות שן מסור (Sawtooth) בטווח מתחים של 0.1 V ועד 1 V, המייצר סריקת תדרים (Sweep) מבוקרת. האות עובר עיבוד מקבילי בנתיבי סינון נפרדים: מסנן FIR (סדר 64, Equiripple) בתחום 1.5 – 2.5 kHz ומסנן IIR (סדר 6, Elliptic) בתחום 3.5 – 4.5 kHz. המערכת מנהלת באופן אוטומטי מעברים בין סוגי המסננים ובין קצבי סריקת התדר (3 או 6 שניות) במחזורים של 12 שניות, תוך הצגת אותות המוצא אל מול המקור בתחומי הזמן והתדר.

המכללה האקדמית להנדסה בראודה בכרמיאל

משאבים ורפרנסים (Resources & References)

- **LCDKOMAPL138** : ערכת הפיתוח עליה הורץ הפרויקט.
- **Code Composer Studio (CCS)** : סביבת הפיתוח לכתיבה, הידור וניפוי שגיאות.
- **MATLAB (Filter Designer)** : תוכנה לתכנון וחישוב מקדמי המסננים (FIR ו-IIR).
- **SYS/BIOS (TI-RTOS)** : מערכת ההפעלה לניהול ה-Threads והתזמון בזמן אמת.
- **"UIA_StopMode_Template"** : פרויקט הבסיס ששימש כשלד למערכת וניהול הגרפים.
- **הרצאה 7 FIR Filter Design** : חומר עזר לתכנון ומימוש מסנן ה-FIR, אשר נמצא במודל.
- **הרצאה 8 IIR Filter Design** : חומר עזר לתכנון ומימוש מסנן ה-IIR, אשר נמצא במודל.
- **סיוע בבינה מלאכותית (AI Assistance):** שימוש במודל Clude לצורך ארגון מבני של שלבי הפרויקט, כתיבת הקוד, בדיקת ומיפוי שגיאות.
- **סיוע בבינה מלאכותית (AI Assistance):** שימוש במודל Gemini לצורך בדיקת שגיאות בקוד ויעילותו. (השתמשנו ב2 כלי AI)
- Analog Devices (2009). MT-085 Tutorial: Fundamentals of Direct Digital Synthesis (DDS). [PDF] Available at: https://www.analog.com/media/en/training-seminars/tutorials/MT-085.pdf (Accessed: January 2026)

שיקולי תכן תוכנה (Software design considerations)

- **ארכיטקטורת ניהול משימות (Threads):** המערכת מבוססת על שלוש רמות עדיפות להבטחת עמידה בדרישות זמן אמת:
  - **Hwi (Timer):** משמש כהדק (Trigger) בלבד בקצב 12.5 kHz צמצום הפעולה ברמת ה Hwi נועד למזער Jitter ולהבטיח דגימה דטרמיניסטית.
  - **Swi (Sampling):** מבצע את ייצור אות הבקרה (Sawtooth) ואות המקור (VCO). הפרדה זו מה Task מאפשרת תזמון מדויק של ייצור האות ללא תלות בזמן חישוב המסננים.
  - **Task (Algorithm):** מבצע את עיבוד המסננים הכבד. שימוש ב Semaphore מאפשר ל Task להמתין לדגימה מבלי לחסום את המעבד, ובכך מתאפשרת הרצת משימות IDLE (כמו עדכון גרפים ב CCS) מבלי לפגוע ברציפות העיבוד.

- **מימוש VCO:** נבחרה שיטת Phase Accumulation (צובר פאזה). בכל דגימה מחושב הפרש הפאזה בהתאם למתח הבקרה הרגעי. שיטה זו נבחרה כדי להבטיח רציפות מופע (Phase Continuity) במעבר בין תדרים במהלך הסריקה (Sweep), מה שמונע היווצרות אי רציפויות (Glitches) באות הכניסה.

- **מבנה המסננים:**
  - IIR: נעשה שימוש במבנה של 3 סקציות Biquad במימוש Direct Form II. מבנה זה נבחר בשל יציבותו הנומרית הגבוהה יותר וצמצום הרגישות לשגיאות קוונטיזציה של המקדמים (Coefficient Quantization) בהשוואה למימוש Direct Form I.
  - FIR: שימוש ב 64 מקדמים בשיטת Equiripple להשגת Ripple אחיד בתחום המעבר, המאפשר עמידה בדרישת Attenuation הנדרשת (60dB) במינימום משאבי חישוב.

- **אוטומציית ניהול מצבים:** השימוש ב Clock Module לצורך ניהול מחזורי 12 שניות נבחר כדי להפריד אירועים אסינכרוניים "איטיים" מלוגיקת הדגימה המהירה. גישה זו מפשטת את זרם הנתונים (Data Stream) וחוסכת בדיקות תנאי (If statements) מיותרות בכל מחזור דגימה.
  בפועל, עקב אי עקביות במנגנון הClock המובנה, הוחלט להטמיע את הספירה בתוך ה SwiSampling. גישה זו מבטיחה שהחלפת המסנן תתבצע בדיוק בתום 150,000 דגימות, ללא תלות בתזמון אסינכרוני של מערכת ההפעלה
- **ניהול זיכרון:** גודל באפר התצוגה נקבע ל2000 מילים כדי לספק רזולוציית תדר מספקת בחישוב FFT המבוצע על ידי IDE, תוך שמירה על עמידה במגבלות זיכרון של המעבד.

המכללה האקדמית להנדסה בראודה בכרמיאל

דיאגרמת בלוקים של התוכנה (S/W block diagram)



ארכיטקטורת התוכנה מבוססת על Multi threading להבטחת ביצועים בזמן אמת.

- **Hwi :** עדיפות עליונה, משמש כהדק (Trigger) דגימה מדויק בקצב 12.5 קילו הרץ למזעור Jitter.
- **Swi :** עדיפות בינונית, מבצע ייצור אותות (Sawtooth ו VCO) ומפריד את יצירת המקור מחישובי הסינון.
- **Task :** עדיפות נמוכה, מבצע את אלגוריתם הסינון (FIR/IIR) ומסונכרן באמצעות sem_t למניעת חסימת נתיב הדגימה.
- **Clock :** המודול הוגדר במערכת, אך לצורך הבטחת דטרמיניזם וסנכרון מלא לקצב הדגימה, לוגיקת החלפת המצבים הועברה ל Swi (באמצעות מונה דגימות).

תרשים זרימה(S/W flowchart)

<u>:Main Processing Algorithm</u>



המכללה האקדמית להנדסה בראודה בכרמיאל

הגדרות מערכת ההפעלה (All SYS/BIOS windows)





Task:



Swi:



המכללה האקדמית להנדסה בראודה בכרמיאל

Semaphore:



Timer:



$$f_s = 12.5\ [kHz]$$

$$\Downarrow$$

$$T_s = \frac{1}{12.5 * 10^3} = 80\ [\mu sec]$$



המכללה האקדמית להנדסה בראודה בכרמיאל

SYS/BIOS ▸ Memory Management ▸ Memory - Module Settings

Module Advanced

The Memory module provides portable runtime memory management services. For static build-time memory options see the Program module.

☑ **Add Memory management to my configuration**

Basic Options

Default Heap instance	ti.sysbios.heaps.HeapMem.Instance#0
Default Heap size (chars)	65536
Actual Heap size (chars)	65536

SYS/BIOS ▸ Scheduling ▸ Clock - Module Settings

Module Instance Advanced

The Clock module allows you to define one or more periodic functions that are run in the context of a Swi (software interrupt) thread.

☑ **Add the Clock support module to my configuration**

Time Base

◉ Internally configure a Timer to periodically call Clock_tick()
○ Application code calls Clock_tick()
○ The Clock module is disabled

When the Clock Manager is enabled, the Time Base setting will follow the user's configuration. When the Clock Manager is disabled, the Time Base setting will be internally forced to "The Clock module is disabled".

See the SYS/BIOS 'Enable Clock Manager' setting under 'Threading Options'.

Timer Control

Tick period (us)	1000
Timer Id	ANY
Tick mode	Timer will interrupt every period

Scheduling

Swi priority 15

The priority above sets the priority for all Clock functions independent of their period. Higher numbers have higher priority.

SYS/BIOS ▸ Diagnostics ▸ Timestamp - Module Settings

The Timestamp module provides basic wallclock time services suitable for benchmarking.

☑ **Add Timestamp to my configuration**

Device-specific Timestamp support

המכללה האקדמית להנדסה בראודה בכרמיאל

תכנון מסננים במטלאב (MATLAB Filter Designer)

מסנן FIR (סדר 64, Equiripple):



מסנן IIR (סדר 6, Elliptic):



בדיקת ביצועים והשוואה למטלאב (Actual Frequency Response)

FIR מעביר : Output גבוהה

Expression	Type	Value	Address
filterSelect	unsigned char	0 '\x00'	0xC3038E4C
Add new expression			

כאשר הערך של FilterSelect הינו 0, הדבר הינו מייצג מסנן FIR, וכאשר הערך הינו 1, זהו מסנן IIR.



המכללה האקדמית להנדסה בראודה בכרמיאל

FIR חוסם : Output נמוך

Expression	Type	Value	Address
filterSelect	unsigned char	0 '\x00'	0xC3038E4C



IIR מעביר : Output גבוהה



IIR חוסם : Output נמוך





טבלת השוואת ביצועים (8 נקודות מדידה):

תדר (Hz)	מצב מסנן	Gain מתכונן (Matlab)	Gain נמדד (CCS)	סטייה / הערות
1000	FIR (Stop)	-60 dB	-70 dB	הנחתה בפועל גבוהה מהדרישה.
1500	FIR (Pass)	0 dB	-0.22 dB	דיוק גבוה, סטייה זניחה.
2000	FIR (Pass)	0 dB	-0.15 dB	דיוק גבוה, סטייה זניחה.
3000	FIR (Stop)	-60 dB	-74 dB	הנחתה בפועל גבוהה מהדרישה.
2000	IIR (Stop)	-60 dB	-69 dB	הנחתה בפועל גבוהה מהדרישה.
3500	IIR (Pass)	0 dB	-0.09 dB	דיוק גבוה, סטייה זניחה.
4000	IIR (Pass)	0 dB	-0.07 dB	דיוק גבוה, סטייה זניחה.
5500	IIR (Stop)	-60 dB	-65 dB	הנחתה בפועל גבוהה מהדרישה.

הנוסחא בה השתמשנו לחשב את הGain הנמדד ב CCS :

$$dB = 20 * log_{10}\left(\frac{Output\ Magnitude}{Input\ Magnitude}\right)$$

<u>חישוב קצב הנחתה (Attenuation Rate):</u>

עבור מסנן ה-FIR (סדר 64):

המעבר מתבצע בין 1500 הרץ ל1000 הרץ. (בין תדר מעבר לבין תדר החסימה).

הפרש העוצמה הינו : 70dB

הפרש באוקטבות : $log_2\left(\frac{1500}{1000}\right) \approx 0.585\ octaves$

קצב הנחתה : $\frac{70}{0.585} \approx 119.6\ \left(\frac{\mathrm{dB}}{oct}\right)$

עבור מסנן ה-IIR (סדר 6):

המעבר מתבצע בין 2000 הרץ 3500 הרץ. (בין תדר חסימה לבין תדר המעבר).

הפרש העוצמה הינו : 69dB

הפרש באוקטבות : $log_2\left(\frac{3500}{2000}\right) \approx 0.807\ octaves$

קצב הנחתה : $\frac{69}{0.807} \approx 85.5\ \left(\frac{\mathrm{dB}}{oct}\right)$

:Execution Graph



הגרף מאמת כי משך העיבוד הכולל (Hwi+Swi+Task) קצר משמעותית מזמן המחזור המוגדר (80 µs), עובדה המבטיחה עמידה מלאה בדרישות זמן אמת ומניעת איבוד דגימות (Overrun) במערכת.

:CPU Load



גרף ה-CPU Load מציג ניצולת יציבה של כ-46%. רמה זו מבטיחה מרווח ביטחון משמעותי המונע חריגות בזמני העיבוד (Overruns) ושומרת על דטרמיניזם של ה VCO והמסננים בתוך זמן המחזור (80 µs).

:Task Load



חלוקת משאבים תקינה בין ה Threads השונים במערכת. משימת ה taskAlgorithm (הסינון) צורכת כ 27% מהמשאבים, בעוד משימות Swi ו Hwi צורכות יחד כ19%. נתונים אלו מאמתים כי המערכת יציבה, כאשר ה Idle loop רץ ברוב הזמן (53%), מה שמבטיח עמידה מלאה בדרישות זמן אמת ללא שיהוי בעיבוד.

בעיות וקשיים (Problems and difficulties)

1. **כשל במנגנון ה-Clock המובנה:** מודול ה-Clock של SYS/BIOS לא ביצע Toggle מחזורי כמתוכנן בין המסננים (הפונקציה הופעלה פעם אחת בלבד).
פתרון: מימוש מנגנון Toggle מבוסס תוכנה בתוך פונקציית ה SwiSampling. שימוש במונה sampleCounter המונה 150,000 דגימות (שווה ערך ל12 שניות ב 12.5kHz) להחלפה דטרמיניסטית הנשענת ישירות על קצב הדגימה.
2. **ניהול עומסי עיבוד (FIR):** חישוב מסנן FIR בסדר גבוה יצר עומס רגעי כבד.
פתרון: בעיה נפתרה ע"י הפרדת ייצור הדגימה (Swi) מהעיבוד האלגוריתמי (Task) ושימוש בסנכרון Semaphore.
3. **שגיאת קומפילציה (Incompatible Declaration):** הופעת שגיאה בעת הוספה ידנית של extern Clock_Handle clock12Sec.
פתרון: הסרת ההגדרה הידנית, הזיהוי מתבצע אוטומטית דרך הקובץ המוצר <xdc/cfg/global.h> כחלק מהגדרות ה-BIOS.

סיכום הפרויקט(Conclusion)

פרויקט זה היווה עבורנו גשר משמעותי בין עולם העיבוד הספרתי התאורטי לבין מימוש הנדסי מורכב על גבי ערכת הפיתוח (DSP+ARM9) OMAP-L138. במהלך העבודה, תכננו ומימשנו מערכת שלמה הכוללת ייצור אות (VCO) הנשלט על ידי מתח שן מסור, וסינונו בזמן אמת באמצעות מסנני FIR ו IIR מורכבים.

למידה והתפתחות מקצועית:

אחד ממוקדי הלמידה המשמעותיים ביותר היה העבודה עם מערכת ההפעלה לזמן אמת SYS/BIOS. למדנו כיצד לנהל סדר עדיפויות בין תהליכים (Threads), להשתמש בסמפורים לסנכרון, ולבצע הפרדה קריטית בין "ייצור הנתונים" (Sampling) לבין "עיבוד הנתונים" (Filtering). ההבנה שכל פעולת כפל וחיבור בתוך חלון זמן של 80 µs היא קריטית, שינתה את האופן שבו אני תופס כתיבת קוד יעיל.

החלק המאתגר והמהנה:

החלק המהנה ביותר בפרויקט היה לראות את התיאוריה עובדת בפועל. היה סיפוק רב לראות כיצד המסננים שתוכננו ב MATLAB משיגים תוצאות זהות כמעט לחלוטין בבדיקות הFFT
Code Composer Studio. בנוסף, ההתמודדות עם תקלות רבות בזמן אמת כמו הכשל במודול Clock והפתרון היצירתי באמצעות מונה דגימות תוכנתי.

סיכום אישי:

העבודה על הפרויקט העניקה לנו ניסיון רב בשימוש בכלי ניטור מתקדמים כמו ה RTOS Analyzer וה-Execution Graph, המאפשרים ניטור וניתוח מעמיק של אופן פעולת המעבד וחלוקת המשימות ברמת הליבה. אנו יוצאים מהפרויקט עם הבנה עמוקה של האתגרים במימוש מערכות עיבוד אותות מהירות ועם תשוקה להמשיך ולחקור את עולם העיבוד הספרתי בזמן אמת.